



MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number: JP4123439
Publication date: 1992-04-23
Inventor: USHIKU YUKIHIRO
Applicant: TOSHIBA CORP
Classification:
- international: H01L21/336; H01L29/784
- european:
Application number: JP19900242508 19900914
Priority number(s):

Abstract of JP4123439

PURPOSE: To generate no matching deviation between the source/drain regions and a gate electrode so as to form a minute element by a method wherein a dummy gate of the same shape is formed in a gate electrode formation scheduled region, an impurity is introduced with the dummy gate as a mask for forming the source/drain regions, the dummy gate is removed by etching to form a groove, and a gate electrode material is buried into the groove.

CONSTITUTION: An oxide film 2 is formed on the surface on an n-type silicon substrate 1, and a resist pattern of a gate electrode, that is, a dummy gate 3 is formed. Boron ions are implanted to form the source/drain regions 4. Next, a wafer is dipped in an aqueous solution of hydrosilicofluoric acid saturated with silica and I is added, and an SiO₂ film 5 is formed. The dummy gate 3 is removed, boron ions are implanted as a channel impurity to obtain a sharp channel profile. A gate oxide film 6 is formed, polysilicon 7 is deposited on the part of the removed dummy gate 3 and after phosphorus is diffused, reactive ion etching is performed so as to bury polysilicon 7 only in the part of the removed dummy gate.



Data supplied from the **esp@cenet** database - Patent Abstracts of Japan

⑫ 公開特許公報(A) 平4-123439

⑬ Int.Cl.⁹

識別記号

庁内整理番号

⑭ 公開 平成4年(1992)4月23日

H 01 L 21/336
29/784

8422-4M H 01 L 29/78 3 0 1 P

審査請求 未請求 請求項の数 4 (全11頁)

⑮ 発明の名称 半導体装置の製造方法

⑯ 特 願 平2-242508

⑰ 出 願 平2(1990)9月14日

⑱ 発 明 者 牛 久 幸 広 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合
研究所内

⑲ 出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

⑳ 代 理 人 弁 理 士 則 近 憲 佑

明 細 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) 半導体基板上的のゲート電極形成予定域にこのゲート電極と同一形状のダミーゲートを形成する工程と、このダミーゲートをマスクに不純物を導入しソース/ドレイン領域を形成する工程と、このソース/ドレイン領域上に前記ダミーゲート以下の厚さに絶縁膜を形成する工程と、前記ダミーゲートをエッチング除去し溝を形成する工程と、このエッチング除去された溝にゲート電極材料を埋め込む工程とを具備したことを特徴とする半導体装置の製造方法。

(2) 前記絶縁膜を前記ダミーゲート以下の厚さに形成する工程は、前記絶縁膜を前記ソース/ドレイン領域上にのみ選択的に成長させる工程であることを特徴とする請求項(1)記載の半導体装置の製造方法。

(3) 前記絶縁膜を前記ダミーゲート以下の厚さに

する工程は、前記半導体基板上に前記絶縁膜を具万性成長させる工程と、前記ソース/ドレイン領域上の前記絶縁膜上にレジストを形成する工程と、前記ゲート電極形成予定域上の前記絶縁膜を除去する工程と、前記レジストを除去する工程とから成ることを特徴とする請求項(1)記載の半導体装置の製造方法。

(4) 前記ダミーゲートをエッチング除去し溝を形成する工程の後に、この溝に露出した前記絶縁膜の側壁膜を形成する工程と、この側壁膜の内側にゲート電極材料を埋め込む工程と、前記側壁膜を除去する工程と、前記側壁膜を除去することにより露出した前記半導体基板に不純物を導入する工程とを具備したことを特徴とする請求項(1)記載の半導体装置の製造方法。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

本発明は、半導体装置の製造方法に係り、特に MOS トランジスタのゲート電極形成方法に関する

る。

(従来の技術)

第8図は、従来のゲート電極形成の工程断面図である。

半導体基板101上に厚さ約10nmのゲート酸化膜102を熱酸化によって形成する。次に厚さ約400nmのポリシリコン103をCVD法によって堆積する。次にフォトリソグラフィ工程によりゲート電極のレジストパターン104を形成する(第8図(a))。

次に、このレジストパターン104をマスクにリアクティブイオンエッチング(RIE法)によりゲートポリシリコン103を局部的にエッチングする。この際ゲートポリシリコン103とゲート酸化膜102の厚さの比は約40あるので、ゲートポリシリコン103のエッチングを10μmオーバーに行なうと40倍、20μmオーバーに行なうと80倍のエッチング選択比がないとゲート酸化膜102はエッチングされつくしてしまう。更に、ゲートポリシリコン103と半導体基板101の

エッチング選択比は、ほぼ1に近いので同時にして半導体基板101はエッチングされてしまう。この際、半導体基板101に入ったダメージにより、素子がリークするなどの悪影響がある(第8図(b))。

次に、この状態で酸化を行なうと酸化膜105形成時にゲートポリシリコン103端に酸化膜105がベースピーク106の様にくい込み、ゲート端でゲート酸化膜102の厚さが厚くなるため、成電の歪動など素子の特性劣化を招来する(第8図(c))。

次に、ソース/ドレイン領域107を形成すると酸化膜105のベースピーク106の為、ゲートポリシリコン103端とソース/ドレイン領域107端との重なりが小さくなりすぎホットキャリアに対する信頼性が低下する(第8図(d))。

以上に示す様なゲート電極の形成方法にかいては、ゲートポリシリコン103のリアクティブイオンエッチング時に、半導体基板101がエッチングされる為リークの発生、素子特性の歪動、劣

化あるいは素子の信頼性の低下等の問題点をひき起こす。しかしながら現状のエッチング技術では、ポリシリコンと酸化膜のエッチング選択比を40倍以上に向上させることは難しい。従って、厚さ約10nm以下の薄いゲート酸化膜を持つMOSトランジスタを製造することは極めて困難である。

第9図は従来のアルミゲートトランジスタ形状の工程断面図である。

半導体基板108上に酸化膜109を厚さ約200nm堆積しフォトリソグラフィ工程によりゲート電極のレジストパターン110を形成し、これをマスクに酸化膜109をエッチングする(第9図(a))。

次に、レジストをはく離し、酸化膜109をマスクに不純物を拡散させ、半導体基板108中にソース/ドレイン領域111を形成する(第9図(b))。

次に、酸化膜109をエッチング除去後、厚さ約100nmのゲート酸化膜112を熱酸化法によって形成する。次に、厚さ約400nmのアルミニ

ウム合金をスパッタ法により堆積する。次にフォトリソグラフィ工程によりゲート電極のレジストパターンを形成し、これをマスクにアルミニウムゲート113をエッチング法により形成する(第9図(c))。

以上に示す様なアルミニウムゲートトランジスタの形成方法にかいては、ソース/ドレイン領域111とアルミニウムゲート113の形成が異なるフォトリソグラフィ工程により行なわれている為ソース/ドレイン領域111とアルミニウムゲート113との間のせみせみれを見込んで素子を形成する必要がある、素子の微細化には適さない。

第10図は、従来のポリシリコンゲートトランジスタ形成の工程断面図である。

n型半導体基板114上に厚さ約20nmの酸化膜115を熱酸化法によって形成する。次にチャネル不純物層115を形成する為に、ボロンを加速電圧20 keV、ドーズ量 $2 \times 10^{13} \text{ cm}^{-2}$ の条件でイオン注入する。この際のチャネル不純物層114の厚さは約0.1μmである(第10図(a))。

次に、リンを拡散させたポリシリコンを半導体基板114上に堆積後、フォトリソグラフィ工程によりゲート電極のレジストパターンを形成し、これをマスクにエッチングを行ないポリシリコンゲート116を形成する。次に、レジストパターンをはく離後、ポリシリコンゲート116を熱酸化する。この熱酸化の際、チャネル不純物層114の深さは約0.15 μm 迄伸びる(第10図(b))。

次に、ソース/ドレイン領域117をボロンイオン注入と900 $^{\circ}\text{C}$ 、30分程度のアニールによって形成する。このアニール処理の際、チャネル不純物層115の深さは約0.2 μm 迄伸びる(第10図(c))。

一般に p^+n ゲートを用いた場合、ゲートポリシリコンと半導体基板の仕事関数の差から、半導体基板の表面を薄い p 型にする必要があるがこの p 型不純物層が浅ければ浅い程ゲート電極によるチャネル領域の制御がしやすくなり、いわゆるショートチャネル効果に有利である。

しかしながら、以上に示した様なポリシリコン

ゲートトランジスタの形成方法においては、チャネル不純物をイオン注入してから熱処理工程が、数多く入る為、浅いチャネル不純物層を形成できない。従って、素子を微細化することも難しくなる。

(発明が解決しようとする課題)

以上の様に、従来のMOSトランジスタの形成方法においては、薄いゲート酸化膜を用いたMOSトランジスタが形成できない金属をゲート材料とした場合、セルフアラインでソース/ドレイン領域が形成できない、浅いチャネル領域の不純物拡散層が形成できず、従って0.5 μm 以下のゲート長を持つ微細なMOSトランジスタを製造できないという問題点があった。

本発明は、この様な課題を解決する半導体装置の製造方法を提供することを目的とする。

(発明の構成)

(課題を解決するための手段)

本発明は上記事情に鑑みて為されたもので、半導体基板上のゲート電極形成予定域にこのゲート

電極と同一形状のダミーゲートを形成する工程と、このダミーゲートをマスクに不純物を導入しソース/ドレイン領域を形成する工程と、このソース/ドレイン領域上に前記ダミーゲート以下の厚さに絶縁膜を形成する工程と、前記ダミーゲートをエッチング除去し溝を形成する工程と、このエッチング除去された溝にゲート電極材料を埋め込む工程とを具備したことを特徴とする半導体装置の製造方法を提供する。

(作用)

この様に本発明によればダミーゲートをマスクにして自己整合的にソース/ドレイン領域を形成すると共に、ダミーゲートを除去後更に自己整合的にゲート電極を形成している為、ソース/ドレイン領域とゲート電極に合わせずれが生じず微細化された素子を形成することができる。

また、ゲート電極と周囲の絶縁膜の高さをそろえることが可能であるので素子の平坦化をはかることができる。

(実施例)

以下、本発明の実施例を図面を参照して説明する。

第1図は、本発明の第1の実施例の半導体装置の製造方法の工程断面図である。

シリコン基板1表面に熱酸化により酸化膜2を形成する。次にフォトリソグラフィ工程により厚さ約1 μm のゲート電極のレジストパターンを形成する。このレジストパターンがダミーゲート3となる。なお、この膜レジストとしては酸水性のものを用いる(第1図(a))。

次に、ダミーゲート3をマスクにボロンを加速電圧20 keV、ドーズ量 $5 \times 10^{11} \text{ cm}^{-2}$ の条件でイオン注入し、ソース/ドレイン領域4を形成する。この際、ソース/ドレイン領域4はダミーゲート3に対して自己整合的に形成される(第1図(b))。

次に、シリコンを飽和させたケイフ化水素酸水溶液にウェーハを浸漬し、 Al を添加すると、シリコン基板1上に SiO_2 膜5が形成される。この際、レジストから成るダミーゲート3は酸水性である為、ダミーゲート3上には、 SiO_2 膜5は

形成されない。通常ポリシリコンレジストは親水性を示すが、フッ素を含むプラズマにさらすことにより、より一層親水性を示す膜となる為、 SiO_2 膜5を形成する工程に先だって H_2 プラズマ処理1Kプラズマ処理を施してよい。また、この SiO_2 膜5は、 SiO_2 膜2より薄く例えば厚さ約0.8 μm とする。この際、 SiO_2 膜5は、 SiO_2 膜2に対して自己整合的に形成される(第1図(c))。

次に、レジストから成る SiO_2 膜3を除去し、チャネル不純物としてボロンを加速電圧20 keV、ドーズ量 2×10^{13} の条件でイオン注入する。この際、既にソース/ドレイン領域4は形成されているので、チャネルイオン注入後の熱処理に従来に比べ短時間で済む。従ってチャネル不純物層はシャープなチャネルプロファイルを得ることができる(第1図(d))。

次に、フッ化アンモニウム溶液を用いて SiO_2 膜3を除去することにより露出した SiO_2 膜2をエッチング除去し、ゲート酸化を行って厚さ

を除去後、従来に比べ比較的短時間の熱処理によりチャネル不純物層を形成し、続いてゲート酸化膜を形成し、更にこのゲート酸化膜上に自己整合的にポリシリコンゲート電極を形成している為、以下の効果を得る。即ち、ゲート酸化膜厚が5 μm という極めて厚い場合でもシリコン基板に損傷を与えることなくゲートの加工ができる。また、チャネル不純物プロファイルをシャープに形成することができる。また、ソース/ドレイン領域より後にゲート電極を形成しているにもかかわらず両者に合わせずれが生じず、微細化された素子を形成することができる。更に、ゲート電極とその周囲の SiO_2 膜の高さがほぼ等しいので、例えば、この後の工程において絶縁膜の堆積平坦化を容易に行うことが可能となる。

なお、ポリシリコンのかわりにアルミニウムをスパッタ法又はCVD法により堆積後エッチングすることによりアルミニウムゲート電極のMOSトランジスタを形成することができる。以上の様なアルミニウムゲート電極のMOSトランジスタ

の5 μm のゲート酸化膜6を形成する。ここで SiO_2 膜2を除去したのは、 SiO_2 膜2上にはレジストが形成されていたので、この SiO_2 膜2をそのままゲート酸化膜として用いるとレジストによる汚染で素子特性を劣化させる為である。次に、除去された SiO_2 膜3の部分にポリシリコン7をCVD法により堆積する。CVD法により形成されたポリシリコン7は、カバレッジが良く、除去された SiO_2 膜3の隅部を埋め込むことができる(第1図(e))。

次に、このポリシリコン7をリンを拡散した後、リアクティブイオンエッチングを行なうことにより、除去された SiO_2 膜3の部分のみ、ポリシリコン7が埋め込まれることになる。この際、ポリシリコン7から成るゲート電極は、ソース/ドレイン領域4に対して自己整合的に形成される(第1図(f))。

以上に示した様な半導体装置の製造方法によれば、 SiO_2 膜3をマスクにして自己整合的にソース/ドレイン領域を形成し、この SiO_2 膜3

の形成方法によれば上記に示した効果の他に以下に示す様な効果を得ることができる。

即ち、ソース/ドレイン領域形成後にゲート電極を形成しているため熱処理が少なく済みアルミニウムの様な比較的融点の低い材料をゲート電極に用いることができる。

第2図は、本発明の第2の実施例の半導体装置の製造方法の工程断面図である。

H_2 プラズマ処理1Kプラズマ処理を施して SiO_2 膜9を形成する。次に厚さ約0.3 μm のポリシリコン10をCVD法により堆積し、リンを拡散させ、更にこのポリシリコン10上にシリコン窒化膜11をCVD法により堆積する。次にフォトリソグラフィ工程により、ゲート電極のレジストパターンを形成し、このレジストパターンをマスクにリアクティブイオンエッチングによりシリコン窒化膜11、ポリシリコン10をエッチング除去する。この際露出したシリコン窒化膜11、ポリシリコン10が SiO_2 膜12となる。 SiO_2 膜12の材料としては、レジスト、絶縁物、

タングステン等の高融点金属、ポリシリコン、ポリシリコンとシリサイド、高融点金属の積層膜等を用いることができる(第2図(a))。

次にレジストをはく離し、ヒ素のイオン注入により、 \square 型のソース/ドレイン領域13を形成する(第2図(b))。

次に絶縁膜例えば SiO_2 膜14を厚さ約0.35 μm の真鍮膜を堆積させる。これは、例えばプラズマエレクトロンタイクローンレゾナンス法(プラズマECR法)によって実現することが可能である。このプラズマECR法によれば垂直方向には SiO_2 膜14は堆積するが、横方向にはほとんど堆積しない(第2図(c))。

次に、レジスト14aを厚さ約1 μm 塗布し、そのまま現像し厚さ約0.2 μm 残す(第2図(d))。

次に、 NH_4OH 溶液によって SiO_2 膜14の上の SiO_2 膜14のみをエッチング除去する。次にレジストをはく離すると、 SiO_2 膜14の残膜14aがシリコンチャップ11上に残る。次にケミ

カルドライエッチング法によりシリコンチャップ11を除去する。この際、シリコンチャップ11上の SiO_2 膜14の残膜も同時に除くことができる。これが SiO_2 膜12を積層構造にする理由である(第2図(e))。

次に、ポリシリコン10をエッチングにより取り除く。次に、この除去された SiO_2 膜12および SiO_2 膜14上にシリコンチャップを形成し、全面リアクティブイオンエッチングすることにより、ゲート領域15の内側に側壁16を形成することができる。次に、チャネル部へのイオン注入を行なう(第2図(f))。

次に、ゲート領域15に露出している熱酸化膜9をエッチング除去する。次に、第1の実施例で示した工程を用いてゲート電極17を形成する。この後、絶縁膜を堆積して次の工程に進んでよい(第2図(g))。

または、絶縁膜を堆積して次の工程に進むかわりにゲート領域15の内側に設けられた側壁16をケミカルドライエッチング法により除去し、こ

の除去された部分にリンをイオン注入することによりLDD構造の \square 領域18を形成することができる(第2図(h))。

以上に示した様な半導体装置の製造方法によれば、ゲート領域15の内側にシリコンチャップの側壁16を設けることにより、リソグラフィの限界より更に細いゲート電極17を形成することができる。また、熱酸化膜9のエッチング時にゲート領域15の側部の SiO_2 膜14の剥離を防ぐことができる。また、従来の工程で形成されたLDD構造の \square 領域に比べて熱処理工程が少ないので不純物濃度の制御がしやすい。

ここで SiO_2 膜12の側部に形成される絶縁膜の形成方法について説明する。

SiO_2 膜12の下層が平坦な場合は通常の酸化膜堆積、エッチバック法を用いて絶縁膜を SiO_2 膜12以下の厚さに形成することは可能であるが、通常の場合は、 SiO_2 膜12の下層には少なくともフィールド酸化膜の設けがあるので、このようにはできない。

第3図の断面図に示したように通常のMOSトランジスタでは、シリコン基板19上にフィールド酸化膜20のある領域と、ゲート酸化膜21のある領域で数百 μm の段差がある。この上を SiO_2 膜12としてポリシリコン22が数百300 μm で堆積され、さらに酸化膜23を通常のCVD法によって堆積、エッチバックすると段差上部(フィールド酸化膜20上)では酸化膜23が SiO_2 膜12以下の厚さになるが、段差下部(ゲート酸化膜21上)では SiO_2 膜12の方が絶縁膜より厚くなってしまふ。この状態では SiO_2 膜12をエッチング除去できない。従って第1または第2の実施例で示したように絶縁膜の選択成長または真鍮膜を用いることが望ましい。

第4図は、不発明の第3の実施例の半導体装置の製造方法の工程断面図である。

\square 型シリコン基板24表面に熱酸化により酸化膜25を形成する。次にフォトリソグラフィ工程により厚さ約1 μm のゲート電極のレジストパターンを形成する。このレジストパターンが SiO_2

ゲート26となる。なお、この際レジストとしては親水性のものを用いる(第4図(a))。

次に、ゲート26をマスクにボロンを加速電圧20 keV、ドーズ量 $5 \times 10^{15} \text{ cm}^{-2}$ の条件でイオン注入し、ソース/ドレイン領域27を形成する。この際、ソース/ドレイン領域27はゲート26に対して自己整合的に形成される(第4図(b))。

次に、シリカを飽和させたケイフ化水素酸水溶液にウェーハを浸漬し、ALを添加すると、n型シリコン基板24上にSiO₂膜28が形成される。この際、レジストからなるゲート26は親水性である為、ゲート26上には、SiO₂膜28は形成されない。通常ボジ型レジストは親水性を示すが、フッ素を含むプラズマにさらすことにより、より一層親水性を示す様になる為、SiO₂膜28を形成する工程に先だててn型シリコン基板24にプラズマ処理を施しておいてもよい。また、このSiO₂膜28は、ゲート26より薄く例えば厚さ約0.8 μmとする。この際、

図(4)。

以上に示した様な半導体装置の製造方法によれば、第1の実施例と同様の効果を得るのみならず低抵抗で高熱の処理に耐え得るゲート電極を得ることができる。

第5図は、本発明の第4の実施例の半導体装置の製造方法の工程断面図である。

n型シリコン基板24表面に熱酸化により酸化膜25を形成する。次にフォトリソグラフィ工程により厚さ約1 μmのゲート電極のレジストパターンを形成する。このレジストパターンがゲート26となる。なお、この際レジストとしては親水性のものを用いる(第5図(a))。

次に、ゲート26をマスクにボロンを加速電圧20 keV、ドーズ量 $5 \times 10^{15} \text{ cm}^{-2}$ の条件でイオン注入し、ソース/ドレイン領域27を形成する。この際、ソース/ドレイン領域27はゲート26に対して自己整合的に形成される(第5図(b))。

次に、シリカを飽和させたケイフ化水素酸水

SiO₂膜28は、ゲート26に対して自己整合的に形成される(第5図(c))。

次に、レジストからなるゲート26を除去し、チャネル不純物としてボロンを加速電圧20 keV、ドーズ量 2×10^{13} の条件でイオン注入する。この際、既にソース/ドレイン領域27は形成されているので、チャネルイオン注入後の熱処理に従来の比で短時間で済む。従ってシャープなチャネルプロファイルを得ることができる。ここまでは、第1の実施例と同様の工程である(第5図(d))。

次に、タタンナイトライド膜29をスパッタ又はCVD法により厚さ約600 Å堆積する。続いて、ゲート26を除去することにより生じた溝部30にタンダスタ膜31をCVD法により堆積込む(第4図(e))。

次に、タタンナイトライド膜29及びタンダスタ膜31をリアクティブイオンエッチングによりエッチングし溝部30以外のタンダスタ膜31及びタタンナイトライド膜29を除去する(第4

図(f))。基板にウェーハを浸漬し、ALを添加すると、n型シリコン基板24上にSiO₂膜28が形成される。この際、レジストからなるゲート26は親水性である為、ゲート26上には、SiO₂膜28は形成されない。通常ボジ型レジストは親水性を示すが、フッ素を含むプラズマにさらすことにより、より一層親水性を示す様になる為、SiO₂膜28を形成する工程に先だててn型シリコン基板24にプラズマ処理を施しておいてもよい。また、このSiO₂膜28は、ゲート26より薄く例えば厚さ約0.8 μmとする。この際、SiO₂膜28は、ゲート26に対して自己整合的に形成される(第5図(c))。

次に、レジストからなるゲート26を除去し、チャネル不純物としてボロンを加速電圧20 keV、ドーズ量 2×10^{13} の条件でイオン注入する。この際、既にソース/ドレイン領域27は形成されているので、チャネルイオン注入後の熱処理に従来の比で短時間で済む。従ってシャープなチャネルプロファイルを得ることができる。こ

こまでは、第1の実施例と同様の工程である(第5図(d))。

次に、ゲート除去することにより生じた露部30にポリシリコン32をCVD法により堆積し、この露部30を埋め込む(第5図(e))。

次に、リアクティブイオンエッチングによりポリシリコン32を露部30の露さ以下の厚さにまで除去する(第5図(f))。

次にチタンをスパッタ法により厚さ約50nm堆積し、800℃で酸素雰囲気中でアニールするとポリシリコン32上にはのみチタンシリサイド層33が形成される。アンモニア処理により未反応のチタンを除去することでポリシリコン32上にはのみチタンシリサイド層33を残置することができる(第5図(g))。

以上に示した様な半導体装置の製造方法によれば、第1の実施例と同様の効果を得るのみならず低抵抗のポリシリコンゲート電極を得ることができる。

第6図は、本発明の第5の実施例の半導体装置

とにより、より一層親水性を示す様になる為、 SiO_2 膜28を形成する工程に先だってn型シリコン基板24にプラズマ処理を施しておくてもよい。また、この SiO_2 膜28は、ゲート26より薄く例えば厚さ約0.8nmとする。この膜、 SiO_2 膜28は、ゲート26に対して自己整合的に形成される(第6図(h))。

次に、レジストから成るゲート26を除去し、チャネル不純物としてボロンを加速電圧20keV、ドーズ量 2×10^{13} の条件でイオン注入する。この際、既にソース/ドレイン領域27は形成されているので、チャネルイオン注入後の熱処理に従来に比べ短時間で済む。従ってシャープなチャネルプロファイルを得ることができる。ここまでは、第1の実施例と同様の工程である(第6図(i))。

次に、パラジウム34をスパッタ法にて厚さ約30nm堆積する。次にレジスト35を塗布し、そのまま現像を行なってゲートを除去することにより生じた露部30のみに残置する様にする

の製造方法の工程断面図である。

n型シリコン基板24表面に熱酸化により酸化膜25を形成する。次にフォトリソグラフィ工程により厚さ約1nmのゲート電極のレジストパターンを形成する。このレジストパターンがゲート26となる。なお、この膜レジストとしては親水性のものを用いる(第6図(j))。

次に、ゲート26をマスクにボロンを加速電圧20keV、ドーズ量 $5 \times 10^{13} \text{ cm}^{-2}$ の条件でイオン注入し、ソース/ドレイン領域27を形成する。この際ソース/ドレイン領域27はゲート26に対して自己整合的に形成される(第6図(k))。

次に、シリカを飽和させたテトラフル化水素酸水溶液にウェーハを浸漬し、ALを添加すると、n型シリコン基板24上に SiO_2 膜28が形成される。この際、レジストから成るゲート26は親水性である為、ゲート26上には、 SiO_2 膜28は形成されない。通常p型レジストは親水性を示すが、フッ素を含むプラズマにさらすこ

(第6図(l))。

次に硝酸とフッ酸の混合液により、レジスト35で覆われた部分以外のパラジウム34をエッチング除去する。次に、酸液アッシュでレジスト36をはく離する(第6図(m))。

次に硝酸銅溶液にウェーハを浸漬することでパラジウム34の部分にのみ選択的に銅35を堆積する(第6図(n))。

以上に示した様な半導体装置の製造方法によれば、第1の実施例と同様の効果を得るのみならず、低抵抗のゲート電極を得ることができる。

第7図は本発明の第6の実施例の半導体装置の製造方法の工程断面図である。

p型シリコン基板36上に熱酸化膜37を厚さ約20nm形成する。次に、シリコンテトラ化膜38をCVD法により厚さ約0.3nm堆積する。次にポリシリコン膜39をCVD法により厚さ約0.1nm堆積する。次にフォトリソグラフィ工程及びエッチング工程によりポリシリコン膜39とシリコンテトラ化膜38との積層膜から成るゲート

40を形成する(第7図(d))。

次に、ポリシリコンをCVD法により厚さ約0.1 μ m薄膜1.、全面リアクティブイオンエッチングを行なうことにより、ポリシリコン膜39がシリコン酸化膜38をくんだ形状のゲート40が形成される。次に電界をイオン注入し、ソース/ドレイン領域41を形成する(第7図(b))。

次に、第1の実施例で示したプラズマBCR法を用いて、熱酸化膜37上のSiO₂膜42を選択的に成長させる。次に800℃、N₂中でアノール処理を行なう(第7図(c))。

次に、シリコン酸化膜38の周囲に形成されたポリシリコン膜39をケミカルドライエッチングを用いて除去し、このシリコン酸化膜38とSiO₂膜42の隙間にリンをイオン注入して不純物層43を形成する(第7図(d))。

次に、シリコン酸化膜38を選択的にエッチング除去し、第1の実施例に示した工程によりゲート電極44を形成する(第7図(e))。

示す工程断面図、第6図は、本発明の第5の実施例の半導体装置の製造方法を示す工程断面図、第7図は、本発明の第6の実施例の半導体装置の製造方法を示す工程断面図、第8図、第9図、第10図は、従来例の半導体装置の製造方法の工程断面図である。

図に於いて、

1—ポリシリコン基板、2—酸化膜、3—ゲート、4—ソース/ドレイン領域、5—SiO₂膜、6—ゲート酸化膜、7—ポリシリコン。

代理人 弁護士 則 近 藤 佑

以上に示した半導体装置の製造方法によれば、従来のLDD構造の形成方法に比べ、ゲート電極と不純物層のオーバーラップ部が大きくとれてMOSトランジスタの信頼性が向上する。


【発明の効果】

以上述べた様に本発明によればソース/ドレイン領域とゲート電極が自己整合的に形成されているので両者のあわせずれが生じず、微細化された素子を形成することができる。



また、ゲート電極と周囲の絶縁膜の高さをそろえることが可能であるので素子の平坦化をはかることができる。

4. 図面の簡単な説明






第1図は、本発明の第1の実施例の半導体装置の製造方法を示す工程断面図、第2図は、本発明の第2の実施例の半導体装置の製造方法を示す工程断面図、第3図は、従来例の半導体装置を示す工程断面図、第4図は、本発明の第3の実施例の半導体装置の製造方法を示す工程断面図、第5図は、本発明の第4の実施例の半導体装置の製造方法を




第1図





第 1 圖




第 2 圖




第 3 圖




第 4 圖



(a)




(b)




(c)


第 5 図



(a)



(b)




(c)


第 6 図




(a)




(b)



(c)




(d)




(e)

第 7 図



(a)



(b)






(c)






(d)

第 8 図



第 9 図



第 10 図